在与用户的交流中，我们收获了许多问题与建议：如何使用压降分析或AC 分析技术、如何改进 PCB 设计流程、如何优化去耦电容的使用等等 …… 这些问题推动着我们不断完善电源和信号完整性的设计。在这之中，有一个话题备受关注：我们的用户纷纷表示现有的在设计周期后期发现问题再反复与 PCB 或 IC 封装设计工程师多次沟通的方法是一大痛点。更糟糕的是，在某些情况下，该方法导致的设计周期的不可预测性严重损害了公司的利益 。 在PCB 设计领域，人们日益认识到 约束驱动 的设计流程的重要性。该流程旨在设计周期早期制定工作方针，并以此指导 PCB 设计人员的后续 PCB 设计工作。但是，这些约束主要适用于布线后的信号。而要求信号长度匹配、或信号保持一定间距的规则 ，才是满足时序和信号完整性问题的关键。 想必大家都很熟悉传统的电源完整性（PI ）流程，大多数工程师都遵循单点工具的方法： 布线、运行分析、在指导下修改设计、重新分析并找到更多问题……如此迭代下去。这样的做法看似正确，却总在最后交期的时刻让人陷入两难困境：要么计划延期，要么在明知 PI 问题依然存在的情况下制作样品。 这是否让您想起同一个世界，同一种困境？ 您是否相信其实眼前就有条康庄大道？ 在Cadence ， Allegro ® 和 Sigrity 团队通力合作，共同铺设PCB 设计的康庄大道。我们相信，设计工程师、 PCB 设计人员和电源完整性工程师可以尽早地一起合作以发现 PI 问题。他们的合作可以从逻辑设计期间的器件选型开始，并持续到整个 layout 设计过程。当 PCB 设计到达 PI 工程师手上时，许多初次 PI 检测常见的问题已经被解决。由此节省下来的时间，使 PI 工程师得以集中精力攻克性能和成本优化的问题，为团队大幅缩短设计周期。当交期来临时，设计团队可以有效交付高性价比的设计，节约设计成本的同时帮助部门获取盈利。 （点击查看大图） 在下面的动画小视频中，您将看到来自同一公司的两个不同的设计团队。一个使用传统的单点工具工作方法，另一个则运用 集成一体的Cadence Allegro Sigrity 流程 。如果您是设计工程师、 PCB 设计工程师、电源完整性工程师或设计团队经理，您将会在该视频中看到熟悉的情景与问题。更重要的是，您将看到如何使用 Cadence 的基于团队的 PCB PI 解决方案来应对这些挑战。 https://youtu.be/rYEcyf5dvWc *原创内容，转载请注明出处： https://community.cadence.com 了解更多基于团队的PCB PI解决方案，欢迎访问 PDN Design 官方网页。 欢迎订阅“PCB、IC封装：设计与仿真分析”博客专栏， 或扫描二维码关注“CadencePCB和封装设计”微信公众号，更多精彩内容期待您的参与！ 联系我们：spb_china@cadence.com![]()
↧