Allegro PCB 17.2-2016 发行版增强了钻孔相关功能 我们为实际的钻孔工具、背钻工具、方形孔、沉头孔等增加了焊盘定义，并增加了钻孔容差。应广大用户需求，背钻位置现在完全支持DRC间距规则。（见 升级到Allegro17.2-2016的10大理由之4：行业领先的背钻能力 ）。 同时更新的还有标准钻孔间距DRC的行为变化。追溯到16.2版本，我们提供了钻孔DRC来支持 “内层无盘工艺” 功能。该检查功能只有在焊盘被删除、或者焊盘尺寸比钻孔小时（测位焊盘）才有效。从那以后，出现了针对钻孔检查的大量需求，无论焊盘是否存在。 增强的钻孔 DRC 在Allegro PCB 17.2中，分析模式中添加了新的间距选项控制开关—称为“Checkholes within pads”的设计模式菜单。 打开开关，运行钻孔检查时直接使用钻孔信息（在该DRC计算模式下，与是否存在跟钻孔相连的焊盘无关）。换句话说，无论是否存在焊盘，都会进行钻孔检查。 关闭开关，钻孔检查只有当焊盘被抑制或处于未定义状态、暴露空孔时才相关。这是缺省的设置，并与之前版本兼容。 （点击查看大图） 锐角检测 设计规则DRC也引入了基于四个角度的检查。锐角检查通过newSetup-> Constraints -> Modes command运行，然后选择Design Modes (Acute AngleDetection)进入到AnalysisModes。DRC模式可设置为On-line、Off或Batch模式，角度可在 度范围内进行设置。 （点击查看大图） 在Acute Angle DRC视图，DRC标记包括字符“AA”，则为报错。Acute Angle DRC Checks表现为： 最小 shape 边缘到边缘 铜层轮廓为锐角且角度过小 （点击查看大图） 最小线到焊盘 焊盘入口与线段产生锐角 （点击查看大图） 最小线到角度 铜层与线段交叉产生锐角 （点击查看大图） 最小线对角度 线段交叉产生锐角 （点击查看大图） Net Class-Class 规则分配 很多用户担心我们在约束管理器中展示Net Class-Class规则的方法。我们收到的反馈是执行过程冗长、难以理解。我很高兴地宣布我们的约束管理器团队开发了一个选项，可以看到二维数组的规则分配。打开Spacing Domain – Net Class-Class工作表，即可看到新的“Cset assignment matrix”。 （点击查看大图） *原创内容，转载请注明出处：https://community.cadence.com space 相关阅读： 升级到Allegro17.2-2016的10大理由 Allegro最新技术 space 欢迎订阅“PCB、IC封装：设计与仿真分析”博客专栏， 或扫描二维码关注“CadencePCB和封装设计”微信公众号，更多精彩内容期待您的参与！ space 联系我们：spb_china@cadence.com![]()
↧