新版的Virtuoso平台（*ICADVM18.1）提供了突破性的分析功能和创新的仿真驱动布局，实现了更强大，更高效的设计，支持最先进的工艺技术。基于该解决方案，我们能够通过最先进的方法来显著提高生产力，并且提供业内最全面的解决方案，能实现芯片，封装，模块和电路板间相互操作的流程。 *该功能也能用于IC6.1.8的成熟工艺节点。 您来说，我们聆听。您也许需要一个系统来辅助，位于不同地区，国家或时区的原理图和版图设计人员之间交流。在定义和讨论设计目标的情况下，解决实施限制，达成一致，并且记录其决策，以防止在设计重用期间的重复工作。那么，Cadence 带给您… Virtuoso 设计意图工具（Design Intent）是一种新功能，完善了Virtuoso Schematic Editor XL和Virtuoso Layout Suite XL应用程序。 解放设计人员 Virtuoso Design Intent促进并捕获指定设计目标的原理图设计师与版图设计师之间关于实施和实现这些目标的沟通。 原理图设计师们只专注于捕获其自己的设计意图，而忽略设计过程中是否能创造物理约束， 这并不意味着与Virtuoso Unified Custom Constraints (Virtuoso 独有的定制约束)毫无关系。相反，现在版图设计师们可以随心所欲的决定如何执行物理约束，并且能实其设计意图。 接下来将继续介绍更多相关的Virtuoso Design Intent， 之后我们将会再介绍如如何完善约束流程。 设计意图工具的流程 Virtuoso 设计意图工具流程包含于Schematics XL 和Layout XL 中，它要求原理图设计师们和版图设计师们间进行交互设计。 原理图设计师选择一个目标或者一组目标以添加设计意图 （例如：器件匹配要求，噪声/敏感网络，高电流，压降，引脚信息）。他们结合文本注释和预定义属性配置文件，在“Create Design Intent”表格中获得其设计目标。其中，这些配置文件包含常用的设计意图的特定属性，并且这些属性能形成其设计目标， 例如：添加屏蔽，及添加保护环等。 产生的每个设计意图都被存于原理图中， 并且通过色彩注释显示于画布上，易于识别。 创建的设计意图可以同步到Layout XL中，并且从那时起，在设计意图工具上的任何更改都会同步于其设计，并且Schematics XL 和 Layout XL 中都能查看到其更改。 版图设计师们可以清楚地识别使用设计意图指定的对象，并开始实行每个意图。使用“Edit Design Intent”表格，他们可以更新当前的实现阶段并且添加实现说明，或将问题反馈给原理图设计师。 通过定期同步，原理图设计师可以更新其设计中每个设计意图的实现进展。通过编辑设计意图表单，他们可以响应版图设计师所记录下的任何疑问和评论，在需要时调整其设计意图，并且最终签发他们设计意图的实现。 可以使用通过Schematic XL或者Layout XL生成总结报告并随时检查其设计中所有设计意图的实现进展。 那么，现有Virtuoso 独特定制约束流程是什么呢？ 如果您熟悉Cadence 交互自动约束驱动工具（Virtuoso Unified Custom Constraints）， 那么您会意识到它能帮助您在Schematic XL 和 Layout XL应用程序中进行无错设计。每个设计的约束即是用户自定义的一条物理规则或者电气规则，从而帮助您实现设计目标。 Virtuoso 设计意图工具完善了现有的约束流程，能够在更高的级别捕获原理图设计师的需求，在角色不重叠的情况下将其需求发给版图设计师。使用Virtuoso 设计意图工具能抓住其设计目标，使得约束只专注于定义满足和实现设计师们最初意图所需要的特定规则。 听起来不错吧？实际上更好……请时刻关注即将推出的Virtuoso 平台ICADVM18.1 及IC6.1.8。 联系我们 更多Virtuoso ICADVM18.1的相关信息，请查看 What's New in Virtuoso ，关于Cadence 定制IC/模拟/RF 设计产品和解决方案，请访问 www.cadence.com . 想要了解 Virtuoso 设计平台的最新消息或者您对这个博客所涵盖的产品功能，有任何疑问及反馈，请联系 team_virtuoso@cadence.com . 如果您需要接收即将推出的Virtuoso 高阶工艺节点和高级方法学版本的最新消息，请于页面顶部“ 订阅 ”处输入您的邮箱ID ，赶快点击“SUBSCRIBE NOW”。 作者：Sarah Finlayson，Gautam Kumar 和 Mark Baker![]()
↧